La calibración de los errores de amplitud y fase de los canales receptores en las antenas inteligentes resulta un proceso crucial para alcanzar los requerimientos del sistema. La implementación de estas funciones en un dispositivo programable y los procedimientos para la selección de sus parámetros, no es un tema ampliamente divulgado en la literatura especializada. Este trabajo se soluciona la problemática anterior a partir de la implementación en FPGA del algoritmo de calibración en función de las exigencias para garantizar la estimación de la dirección de arribo (DOA, por sus siglas en inglés) con súper resolución. EL diseño en lenguaje de descripción de hardware (HDL, pos sus siglas en inglés) genérico permite independencia de la familia de FPGA empleada lo que lo hace más flexible. La comprobación experimental con señales reales demuestra que los errores obtenidos luego de la calibración se encuentran en el rango esperado y corrobora la efectividad del diseño.